PATENT ABSTRACTS OF JAPAN

(11) Publication number:

10-284702

(43)Date of publication of application: 23.10.1998

(51)Int.Cl.

HD1L 27/108 HO1L 21/8242

(21)Application number: 09-090924

(71)Applicant: HITACHI LTD

(22)Date of filing:

09.04.1997

(72)Inventor: WATABE KOZO


SHIGENIWA MASAHIRO

OGISHIMA JUNJI IKEDA NORIAKI .

(54) SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE AND MANUFACTURE THEREFOR THEREOF

(57)Abstract:

PROBLEM TO BE SOLVED: To planarize an interlayer insulating film which insulates an upper layer wiring and a lower layer wiring, without applying thermal stresses. SOLUTION: An interlayer insulating film 35, made of a non-heat melting silicon oxide film, is deposited on an upper layer of a storage capacitance 33, and a resist is formed to cover a region of low altitude and a boundary region of the interlayer insulating film 35. Then, using this resist as a mask, the interlayer insulating film 35 is etched back. In addition, the interlayer insulating film 35 is polished by a CMP(chemical mechanical polishing) method to selectively polish a protrusion 38, thus planarizing the interlayer insulating film 35. In this polishing, the position of an end of the resist in the boundary region is controlled, thus limiting the distance L to not more than 10 µm or the ratio of distance L/height H to not less than 1.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Dat of final disposal for application]

[Patent number]

[Date of registration]

[Number of app al against examiner's decision of r j ction]

PATENT ABSTRACTS OF JAPAN

(11)Publication numb r:

10-284702

(43)Date of publication of application: 23.10.1998

(51)Int.CI.

HD1L 27/108 HO1L 21/8242

(21)Application number: 09-090924

(71)Applicant: HITACHI LTD

(22)Date of filing:

09.04.1997

(72)Inventor: WATABE KOZO


SHIGENIWA MASAHIRO

OGISHIMA JUNJI IKEDA NORIAKI

(54) SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE AND MANUFACTURE THEREFOR **THEREOF**

(57)Abstract:

PROBLEM TO BE SOLVED: To planarize an interlayer insulating film which insulates an upper layer wiring and a lower layer wiring, without applying thermal stresses. SOLUTION: An interlayer insulating film 35, made of a non-heat melting silicon oxide film, is deposited on an upper layer of a storage capacitance 33, and a resist is formed to cover a region of low altitude and a boundary region of the interlayer insulating film 35. Then, using this resist as a mask, the interlayer insulating film 35 is etched back. In addition, the interlayer insulating film 35 is polished by a CMP(chemical mechanical polishing) method to selectively polish a protrusion 38, thus planarizing the interlayer insulating film 35. In this polishing, the position of an end of the resist in the boundary region is controlled, thus limiting the distance L to not more than 10 µm or the ratio of distance L/height H to not less than 1.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Dat of final disposal for application]

[Patent number]

[Date f registration]

[Number fapp al against examin r's decision of r jection]

して段差36が形成されている。また、層間絶縁膜57 は、層間絶縁膜53と同様に非熱溶融性のシリコン酸化 膜とすることができる。

15

【0074】さらに、層間絶縁膜57の標高の低い領域 および境界領域を優うようにレジスト58を形成する。 レジスト58の形成は公知のフォトリソグラフィ技術を 用いることができる。

【0075】次に、図19に示すように、レジスト58をマスクとして、公知のエッチング技術を用い、層間絶縁膜57をエッチバックする。このように蓄積容量33の形成された領域の層間絶縁膜57のみをエッチバックすることにより、標高の高い領域がなくなり、蓄積容量33の形成された領域とそれ以外の領域との標高がほぼ同じとなることは実施の形態1と同様である。また、境界領域におけるレジスト58の端部の位置を制御し、突起部59の距離しを10μm以内、あるいは、距離し/高さHの比を1以上とすることができることは実施の形態1と同様である。

【0076】次に、図20に示すように、層間絶縁膜57をCMP法により研磨し平坦化する。この平坦化の際に硬質研磨パッドあるいは軟質研磨パッドを用いることができることは実施の形態1と同様である。このCMP研磨の結果、図20に示すように、層間絶縁膜57の表面の段差36が解消され、かつ、グローバルな平坦化が行われる。

【0077】なお、本実施の形態3では、上記の通り、 高温に加熱する工程を経ずに層間絶縁膜57を平坦化す ることができるため、ビット線31、蓄積容量33の下 部電極あるいはプレート電極に耐熱性に乏しい金属ある いは金属化合物を用いることができ、また、普積容量3 3の容量絶縁膜にも耐熱性の低いたとえば酸化タンタル 等を用いることができる。さらに、接続部材55および 配線56についても耐熱性に乏しい金属あるいは金属化 合物を用いることができる。金属あるいは金属化合物と しては、タングステン、タングステンシリサイド、チタ ン、窒化チタン、アルミニウムあるいは銅を例示するこ とができ、このように金属、金属化合物あるいは酸化タ ンタルを用いることにより、各部材の導電性を向上し、 あるいは誘電率を高めて、DRAMの性能の向上と高患 積化への対応を容易にすることができることは実施の形 態しと同様である。

【0078】次に、図21に示すように、接続孔60を 開口し、接続孔60に接続部材61を形成し、さらに配 線62を形成する。さらに層間絶縁膜63を形成し、本 実施の形態3のDRAMがほぼ完成する。

【0079】接続孔60は公知のフォトリソグラフィおよびエッチング技術を用いることができるが、本実施の形態3の場合、層間絶縁膜57がグローバルに平坦化されているため、フォトリソグラフィの際のフォーカスマージンを向上することができ、十分なマージンをもって

接続孔60を開口することができる。また、十分なマー ジンの存在により周辺回路領域の集積度を向上し、チッ

プサイズを縮小することも可能である。

【0080】接続部材61、配線62および層間絶縁膜63については実施の形態1の接続部材41、配線42 および層間絶縁膜43と同様であるため説明を省略する。

【0081】本実施の形態3の半導体集積回路装置の製造方法によれば、層間絶縁膜57の平坦性を向上することができ、その後の工程の配線の短絡あるいは断線を防止し、また、フォトリソグラフィのプロセスマージンを向上してDRAMの信頼性を向上するとともにチップサイズの縮小を図ることができる。さらに、高温の熟工程を用いないため、ビット線31、蓄積容量33の下部材を用いないため、ビット線31、蓄積容量33の下部材を組まびプレート電極、容量絶縁度あるいは接続部が55および配線56に金属、金属化合物を用いることができる。また、層間絶縁膜57に非熱溶融性のシリコン酸化膜を使用して吸湿性を改善することができる。

【0082】なお、層間絶縁膜63の上層にさらに配線 層を同様の方法で形成し、さらに多層な配線とすること が可能である。

【0083】以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は 前記実施の形態に限定されるものではなく、その要旨を 逸脱しない範囲で種々変更可能であることは言うまでも ない

【0084】たとえば、上記実施の形態1~3では、D RAMの製造方法を例示したが、たとえば、メモリ領域 を同ーチップに搭載したロジック半導体集積回路装置等 に適用してもよい。

[0085]

【発明の効果】本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。

【0086】(1)上層の配線と下層の配線とを絶縁する層間絶縁膜を熱ストレスを加えることなく平坦化することができる。

【0087】(2) 層間絶縁膜の平坦化により、その後のフォトリソグラフィ工程でのフォーカスマージンを向上し、配線の断線あるいは短絡を防止して、半導体集積回路装置の歩留まりおよび信頼性を向上するとともに耐熱性の低い材料を使用して半導体集積回路装置の性能を向上することができる。

【0088】(3) フォトリソグラフィ工程でのフォーカスマージンを向上して、高集積化に対応し、チップサイズを縮小することができる。

【0089】(4)上層の配線と下層の配線とを接続する接続孔のアスペクト比を低減することができる。

50 【図面の簡単な説明】

(10)

17

【図1】実施の形態1の半導体集積回路装置の製造方法 を適用するDRAMの一例を示した平面図である。

【図2】実施の形態1の半導体集積回路装置の製造方法 の一例をその工程順に示した断面図である。

【図3】実施の形態1の半導体集積回路装置の製造方法 の一例をその工程順に示した断面図である。

【図4】実施の形態1の半導体集積回路装置の製造方法の一例をその工程順に示した断面図である。

【図5】実施の形態1の半導体集積回路装置の製造方法 の一例をその工程順に示した断面図である。

【図6】実施の形態1の半導体集積回路装置の製造方法の一例をその工程順に示した断面図である。

【図7】実施の形態1の半導体集積回路装置の製造方法の一例をその工程順に示した断面図である。

【図8】実施の形態1の半導体集積回路装置の製造方法の 例をその工程順に示した断面図である。

【図9】実施の形態1の半導体集積回路装置の製造方法の一例をその工程順に示した断面図である。

【図10】実施の形態1の半導体集積回路装置の製造方法の一例をその工程順に示した断面図である。

【図11】実施の形態1の半導体集積回路装置の製造方法の一例をその工程順に示した断面図である。

【図12】実施の形態1の半導体集積回路装置の製造方法の一例をその工程順に示した断面図である。

【図13】実施の形態1の半導体集積回路装置の製造方法の一例をその工程順に示した断面図である。

【図14】実施の形態2の半導体集積回路装置の製造方法の一例をその工程順に示した断面図である。

【図15】実施の形態2の半導体集積回路装置の製造方法の一例をその工程順に示した断面図である。

【図16】実施の形態2の半導体集積回路装置の製造方法の一例をその工程順に示した断面図である。

【図17】実施の形態3の半導体集積回路装置の製造方法の一例をその工程順に示した断面図である。

【図18】実施の形態3の半導体集積回路装置の製造方法の一例をその工程順に示した断面図である。

【図19】実施の形態3の半導体集積回路装置の製造方法の一例をその工程順に示した断面図である。

【図20】実施の形態3の半導体集積回路装置の製造方法の一例をその工程順に示した断面図である。

【図21】実施の形態3の半導体集積回路装置の製造方法の一例をその工程順に示した断面図である。

【符号の説明】

- 16 周辺回路領域
- 17 メモリアレイ領域
- 18 半導体基体
- 19 浅葆粜子分離領域
- 20 nウェル


- 21 pウェル
- 22 nウェル
- 23 pウェル
- 24 ゲート絶録膜
- 25 ゲート電極
- 26 キャップ絶縁膜
- 27 低濃度不純物半導体領域

18

- 28 サイドウォール
- 29 高濃度不純物半導体領域
- 10 30 層間絶縁膜
 - 31 ビット線
 - 32 配線
 - 33 蓄稽容景
 - 34 層間絶縁膜
 - 35 層間絶縁膜
 - 36 段差
 - 37 レジスト
 - 3 8 突起部
 - 39 研磨パッド
- 20 40 接続孔
 - 41 接続部材
 - 42 配線
 - 43 層間絶縁膜
 - 4.4 接続孔
 - 4.5 接統部材
 - 46 配線
 - 47 層間絶縁膜
 - 48 層間絶縁膜
 - 49 レジスト
- 30 50 微細パターン
 - 51 大面積パターン
 - 5 2 突起部
 - 53 層間絶繰膜
 - 54 接続孔
 - 55 接統部材
 - 56 配線
 - 57 層間絶縁膜
 - 58 レジスト
 - 5 9 突起部
- 40 60 接続孔
 - 61 接続部材
 - 62 配線
 - 63 層間絶縁度
 - L 距離
 - H 高さ
 - Qn n形MISFET
 - Qp p形MISFET
 - Qt 選択MISFET









[図2]


図 2





【図3】



[図4]









【図6】


[图7]




[図8]



[図9]




【図10】




【図11】







(図12)



[図13]



[図14]



【図15】






図16]







[図20]



【図17】



[図18]



【図19】





图21]



フロントページの続き

(72)発明者 池田 典昭

東京都小平市上水本町五丁目20番1号 株式会社日立製作所半導体事業部内